引入

近年来，通信速率持续上涨，现在有进一步增加数据的需求。

现有的光学方案需要较大的空间，较高的功率。我们传输的数据越多，功耗就越高。这也是目前 AI 技术的现状。甚至在新加坡，政府也开始考虑建设核反应堆。为了支持这种电力需求。

光子集成可以大幅较空间和功耗，还能带来更高带宽，可批量制造等特性。光子集成代表所有的光器件都可以被集成在一块小芯片上，唯一没有改变的部分是光纤。

光子学

电子学（Electronics）是研究电荷流（电子）在各种材料和器件（如半导体、电阻、电感、电容、纳米结构等）中运动的学科。

光子学（Photonics）是关于产生/控制/检测光以及其他形式辐射能的技术，其量子单位是光子（photon）。（在物理学中，量子是参与相互作用的任何物理实体的最小单位。这个词来自拉丁语“quantus”，意思是“多少”。）这门科学包括光的发射、传输、偏转、放大和检测。光子学的重要性通常源于光学和电子学之间强大的相互作用。

光子技术可以：

通信 (Communications) → 光纤通信，光无线链路
计算 (Computing) → 芯片间光互连，片上光互连
能源 (Energy) →（“绿色光子学”）固态照明（如LED），太阳能电池
人机界面 (Human-Machine interface) → CCD/CMOS相机传感器，显示器，微型投影仪
医学 (Medicine) → 激光手术，光学相干断层扫描 (OCT)
生物 (Bio) → 光镊（用光捕获微小颗粒），基于激光的细胞/组织诊断
纳米 (Nano) → 集成光子学，光学纳米光刻（制造芯片的核心技术）
国防 (Defense) → 激光武器，生物气溶胶监测
传感 (Sensing) → 光纤传感器，生物传感，激光雷达 (LIDAR)
数据存储 (Data Storage) → CD/DVD/蓝光光盘，全息摄影
制造 (Manufacturing) → 激光钻孔和切割
基础科学 (Fundamental Science) → 飞秒/阿秒 ($10^{-15}/10^{-18}$ 秒) 科学
空间科学 (Space Science) → 自适应光学，卫星间通信
娱乐 (Entertainment) → 激光秀

以及更多… (And more…)

硅基光子学

为什么我们要用“硅”来做光子芯片？核心原因在于成本和量产能力。现代电子产业已经砸了无数的钱建成了成熟的硅基集成电路（CMOS）制造体系。如果能用制造电脑CPU的方法来制造光学芯片（即CMOS兼容性），那么光芯片的制造成本将呈指数级下降，且产能巨大。同时，硅材料在光通信使用的特定波长（1.3-1.6微米）下是透明的（就像玻璃一样），非常适合作为光传输的介质。左图的愿景就是将处理电信号的CMOS电路和处理光信号的光学元件（激光器、调制器等）完美地集成在同一块硅晶圆上。

硅光器件（Si Photonic Components）

硅基光波导 (Si Photonic Waveguides)

波导的功能非常直接。它只是用来引导光线的。在前面提到过，在 1330nm 到 1550nm 之间,硅是透明的，而这基本上可以覆盖第二和第三个通信窗口。

硅的折射率高达 3.45，而周围的空气（或二氧化硅包层）折射率只有 1.0（二氧化硅约为1.45）。这种巨大的差异就像一条深沟，能把光死死地限制在硅波导里。

为什么要用硅呢？

硅基二氧化硅 (Silica on silicon)：对比度极低（0.01-0.1），光斑直径大（~8μm），弯曲半径大（~5mm），导致整个器件体积巨大（~10 cm²）。这就像传统的光纤，很难做小。
磷化铟 (Indium Phosphide, InP)：对比度中等（0.2~0.5），器件尺寸缩小到了 ~10 mm²。
绝缘体上硅 (Silicon on insulator, SOI)：终极赢家。对比度高达 1.0~2.5，光斑直径被压缩到仅约 0.4μm，弯曲半径小至 ~5μm，整个器件的尺寸只有 ~0.1 mm²！

无源器件 (Passive Components)

无源器件。“无源”的意思是它们不需要外界加电，仅仅依靠自身的物理几何形状就能对光进行引导、分配和滤波。通常说的无源器件，就是基于波导的各项器件。他们在前序章节中都有介绍。

挑战1：光耦合

对于波导来说，最大的挑战是耦合。光纤那么大，芯片上的波导那么小，如下图，纤芯直径通常大于 10 µm。而中间那个极小的矩形，则是我们的硅波导 (SOI wire)，尺寸通常小于 1 µm。

为了解决这个“大象与蚂蚁”的连接问题，我们需要设计专门的耦合结构，并且要满足以下要求：

最小化耦合损耗（loss）：通过计算并最大化两种光场模式之间的重叠积分 (recovering integral) 来实现。（简单来说，就是让波导端面的光斑大小和形状，尽量“撑大”到和光纤的光斑一模一样）。
模式转换：必须让宽广的光纤模式去适应狭窄的硅波导模式。
偏振管理 (The polarization management)：这是一个极其头疼的问题！在普通光纤网络中传输时，光的偏振态是不可预测且随时间随机变化的。但硅波导对偏振极其敏感，这就要求我们的耦合器能处理乱七八糟的偏振光。

常用的耦合方式有两种结构：

端面耦合（edge coupler）+倒拉锥 (Inverse taper)
垂直光栅耦合器 (Vertical Fibre Coupler)

端面耦合（edge coupler）+倒拉锥 (Inverse taper)

通常我们以为要把光聚拢，通道应该越变越宽。但在硅光中恰恰相反！硅波导的尖端被故意做得极窄（从约 0.4 µm 逐渐缩小到 80 nm）。

当硅波导变得比光的波长还要窄很多时，硅就“关不住”光了。光场会被迫挤出硅芯，扩散到周围包裹的二氧化硅或聚合物包层中。这样一来，光斑就被“撑大”了，刚好能和外部的大光纤完美对接！

垂直光栅耦合器 (Vertical Fibre Coupler)

一维光栅 (1-D grating) 实现的表面耦合

在硅波导表面刻蚀出周期性的凹槽。光纤从上方垂直（或微微倾斜）照射，光栅会通过衍射效应改变光的方向，让光“拐个弯”进入水平的波导中。

特点：可以直接在晶圆表面进行对接耦合 (Butt-coupled)，不需要切割芯片边缘，非常适合大规模自动化测试。

缺点：设计简单的情况下耦合效率一般（图示只有 31%），而且带宽很窄（只有约 50 nm），对波长非常挑剔。

尽管我们有这两种结构，耦合损耗仍然存在，通常为每接口 1.5 到 2.5 分贝。然而这已经是最好的结果了。

二维光栅耦合器 (2D Grating Fiber Coupler)

普通的1D光栅只能处理一种偏振。而2D光栅，充当了偏振分束器 (Polarisation Splitter)的角色。当一束包含未知偏振态的光从光纤打下来时，2D光栅会巧妙地将其分解成两个正交的偏振分量，并分别打入两条不同的波导中。

进入这两条波导后，这两种不同偏振的光，都会被转换成相同的 TE 偏振态。

在进入波导后，这两路光分别进入两个完全一模一样的硅光处理电路 (Identical circuits) 进行调制、滤波等操作。因为此时它们都是 TE 模，所以芯片处理起来毫无压力。处理完毕后，这两路光再次进入末端的另一个2D光栅，重新组合在一起，恢复成原来的偏振态，并垂直打出到输出光纤中。如下图所示。

通过这种“先分家、再同样处理、最后合并”的策略，我们完美地绕过了硅波导对偏振敏感的缺陷，让整个芯片对外界表现出“偏振无关”的优异特性。

端面耦合vs垂直耦合

在实际工程中，垂直耦合更受欢迎。因为端面耦合需要使用芯片四周的“端面”，这导致了芯片的面积需要被做得很大。而垂直耦合不存在这个问题，因此垂直耦合更受欢迎。

挑战2：低损耗AWG

硅光技术中的第二个核心挑战是：如何对光进行极其精细的分波与合波，同时保证极低的能量损耗？

前面介绍过的 AWG 是一种被广泛采用的结构，它可以实现多种功能。原理很美妙，但现实很骨感。光在这么复杂的结构里跑，肯定会掉一部分。下面是三种最主要的损耗机制以及对应的解决思路。

波导传输损耗 (Waveguide propagation loss)：光在硅波导里传输不是完美无缺的，当光碰到凹凸不平的光纤壁时，就会发生散射损耗 (Scattering loss)。根据瑞利散射定律，散射损耗与波长的四次方成反比（scales by $1/\lambda^4$）。随着距离 $z$ 的增加，电场强度会按指数衰减：$E(z) = E_0e^{-\alpha z}$（其中 $\alpha$ 是损耗系数）。如下图顶部所示。

解决方案：
- 采用高深宽比 (High aspect ratio) 的波导。如果我们把波导做得很宽很薄，光在中间传输，接触到粗糙侧壁的概率就大大降低，从而减少界面散射。
- 最小化材料本身的杂质（这取决于晶圆厂的材料纯度）。
直波导到弯曲波导的过渡损耗 (Transition loss from straight to bends)：光在直波导里是均匀分布的，一旦突然进入急弯，光的能量中心会向弯曲的外侧偏移。由于“模式不匹配”，一部分光就会直接射出波导，造成辐射损耗。

解决方案：使用绝热过渡 (adiabatic transitions)。不要让波导突然变弯，而是像高速公路的匝道一样，让曲率慢慢变化（例如使用欧拉弯曲），让光场有时间慢慢适应弯道。
阵列波导中的相位和振幅误差 (Phase and amplitude errors in arrayed waveguides)：AWG 的核心原理是光的干涉。那密密麻麻几十根阵列波导，每一根波导里的光到达终点时，相位必须极其精准地对齐才能完美干涉。如果光刻掩模版有一点点瑕疵，导致某根波导稍微宽了一纳米，那根波导里的光速就会改变，到达终点时相位就全乱了（产生相位误差）。这会导致光无法聚焦，不仅插入损耗变大，通道间的串扰也会急剧恶化。

解决方案：优化工艺，必须进行深度的掩模优化 (Mask optimization)，极其严格地控制工艺波动，最小化掩模误差。

挑战三：光源与光电检测器

光源

为什么硅做发光器件这么难？ 因为硅（Si）是一种间接带隙半导体 (Indirect bandgap semiconductor)。电子在发光复合时，不仅需要释放能量，还需要改变动量（通常借助声子），这就导致其发光效率极低，基本“只发热，不发光”。因此，为了让硅芯片发光，我们必须引入发光效率极高的直接带隙材料（如砷化镓 GaAs、磷化铟 InP 等 III-V 族化合物）。

外部激光器 (External Laser)

做法：把现成的 III-V 族激光器做在芯片外面，然后通过透镜或光纤把光“打”进硅芯片。图示展示了利用 V型槽 (V-groove) 进行物理对准。
优点 (Advantages)：III-V族激光器技术非常成熟，且热管理（散热）容易，因为热源不在密集的硅芯片上。
挑战 (Challenges)：对准问题 (Alignment problem) 极其致命，封装成本占了器件总成本的大头；且可扩展性差 (poor scalability)，很难在单个芯片上集成成百上千个激光器。

混合集成激光器 (Hybrid Laser: Bonding III-V to Si)

做法：像贴双面胶一样，把 III-V 族发光材料（如磷化铟 InP ）“键合 (Bonding)”到硅芯片的上方。Intel 公司是这条路线的绝对代表。

优点：兼顾了 III-V 材料的高效发光和硅的高集成度。
挑战：光在 III-V 材料和底层硅波导之间的模式转换和过渡 (Transition) 非常难设计，需要极薄且高质量的键合层。

单片集成激光器 (Monolithic Laser: Growth of Ge or III-V on Si)

做法：直接在硅晶圆上“种”出（外延生长）发光材料（如锗或 III-V 族材料）。

优点：可以实现极高的集成密度 (High density) 和极好的系统可靠性，成本理论上最低。
挑战：外延生长 (Epitaxy) 极其困难。因为硅和 III-V 材料的晶格常数（原子间距）不同，直接生长会产生大量的位错和缺陷，导致激光器很快坏掉。为了缓解这个问题，通常需要生长很厚的缓冲层 (thick buffer layer)。

混合激光器 (Hybrid Laser)

顶部的 III-V 族材料 (III-V Mesa) 仅仅作为一个“增益介质”（负责发光放大），而决定激光波长、构成光学谐振腔的，是底部的硅波导 (Silicon waveguide)。

它也在硅片上添加那三层、五层或多层。一旦产生光，它就会耦合到硅衬底中，就在激光器的下方，这是行业标准化的工艺，它同样也无法与CMOS工艺完全兼容

SOI 上的 InGaAs 探测器 (InGaAs Detectors on SOI)

InGaAs 在通信波段有极高的吸收效率，因此可以使用 InGaAs（铟镓砷）做探测器。光在底层的硅波导中传输，当遇到上方的探测器时，光会通过一维光栅，向上“跃迁”进入吸收层，将其转化为电信号。

紫色部分，是由化合物半导体制成的。底部部分是由硅制成的，但如果把它们放在一起，它们是不兼容的。

集成（Integration）

使用光刻直接刻蚀波导

在集成中，我们希望使用CMOS工艺，来实现集成。光刻机进行曝光时，它同时在硅片上刻出了处理电信号的晶体管和传输光信号的纳米波导。

下图就是一个例子，光波导、光栅等等器件，都可以通过光刻直接在硅上进行刻蚀。

芯片与外部引脚连接

在硅光系统中，我们通常有两块核心芯片：

Si PIC (Silicon Photonic Integrated Circuit，硅光子集成电路)：负责处理光信号，也就是我们前面学的波导、调制器等。
Si EIC (Silicon Electronic Integrated Circuit，硅电子集成电路)：负责处理电信号，比如驱动调制器的放大器（Driver）和接收信号的跨阻放大器（TIA）。

每个芯片它有多个电极。当我们有多个电极时，这个电极如连接？我们有两种方法。

引线键合（Wire Bonding）：这是半导体行业最古老、最成熟、也最便宜的连接方式。看上半部分的图。通常是将光芯片（Si PIC）正面朝上，用胶水固定在电芯片（Si EIC）或者封装基板上。然后，使用极其细小的金属线（通常是金线或铝线），像缝衣服一样，一头焊接在光芯片顶部的电极焊盘（Pad）上，另一头跨越空间，焊接在电芯片的焊盘上。
倒装键合 (Flip-Chip Bonding)：这是目前高速硅光模块绝对的主流选择，也是解决高频信号衰减的终极方案。顾名思义，“倒装”就是把光芯片（Si PIC）翻转个面，正面朝下。在它原先的电极上，预先通过电镀长出一个个微小的金属球（Solder balls，焊球或凸块）。然后将它像盖章一样，精准地压在底部电芯片（Si EIC）对应的电极上，最后通过加热让焊球融化，将两者牢牢焊接在一起。

当我们的电极数量有限时，通常会引线键合。有大量的电极。所以使用线键合会非常困难，因此使用倒装键合。

单片集成电路的制造

横向集成

前面讲了利用打线（Wire Bonding）和倒装键合（Flip-Chip）把光芯片和电芯片“拼”在一起。但在工程师的终极梦想里，一直有一个更疯狂的想法：既然光波导和晶体管都是硅做的，我们能不能在同一块硅晶圆上，既把发光的、导光的器件刻出来，又把算力的晶体管做出来？这也就是所谓的单片集成 (Monolithic Integration)。

先要明白一个根本矛盾：光和电对“床”（衬底）的要求是完全相反的！

光器件（Photonics）：需要底层有一层很厚的二氧化硅（图中紫红色的部分，我们叫它 BOX 层），这样光才不会漏到底部的硅基底里。
电器件（Electronics/CMOS晶体管）：最喜欢直接长在普通的体硅（Bulk Silicon，图中蓝色部分）上，这样不仅工艺成熟，而且晶体管发热时，热量能迅速散导出去。

针对单片集成，不同厂商提出了两大流派：

第一大流派：局部光子学衬底制备 (Local Photonics Substrate Creation)

代表厂商/机构：三星（Samsung）、IHP、美光（Micron）、MIT 等。这些公司有在电子部件方面比较有能力。

因此他们先制造电子部分（下图蓝色），然后在硅晶圆上专门挖个坑，填上厚厚的氧化物，专门给光器件打造一块“局部的高级定制床”，再制造光器件部分。

第二大流派：在光子学衬底上集成 CMOS (Integrate CMOS on Photonics Substrate)

代表厂商/机构：Luxtera（硅光先驱，后被思科收购）、IBM 等。

这个流派的解决思路是“强行统一”。既然光器件非要厚厚的氧化物层（绝缘体上硅，SOI），那干脆整块晶圆都用 SOI。晶体管也必须长在这个带有厚厚紫红色氧化层的衬底上。

他们先制造光子平台，然后再将电子部分刻蚀在光子衬底上。

但无论哪种结构类型，他们都试图最大化可以由CMOS工艺支持的步骤。如果超过80%的处理步骤与CMOS兼容，可以显著降低制造成本。

3D纵向堆叠（Layer Integration）

在微观世界里，一个现代芯片就像是一座摩天大楼。最底层是晶体管（处理数据的“地基”），上面盖着十几层金属导线（传输电信号的“管道”）。那么，在这座摩天大楼里，我们究竟该把“光子层（Photonic layer，图中带蓝色小方块的黄色条带）”建在哪一层？工程师们给出了三种方案：

方案一：后端金属化层制造 (Option 1: Photonic layer at the last levels of metallizations with back-end fabrication)

位置：建在“顶层”。 光子层建在所有晶体管和多层金属布线全部完工之后的最顶端。

底层的电子芯片该怎么做怎么做，等电子部分全盖完了，我再在最上面加盖一层光子层。因此称为后端制造（back-end fabrication）

方案二：前端混合制造 (Option 2: Combined frontend fabrication)

位置：建在“一楼大堂”（底层）。 光子层直接和最底层的 CMOS 晶体管（电子元器件）做在一起。也就是我们上一页提到的流派。

最初，所有半导体工艺都将从这种平面硅片开始，没有任何结构。然后我们需要依靠光刻工艺。将图案从掩模转移到硅片上，这些都被视为前端。因此称其为前端混合制造。

这意味着从第一步开始，当我们制造电子元件时，我们也应该考虑光子元件。所以方案二比方案一更复杂。但是方案二更便宜。

方案三：背面制造 (Option 3: Backside fabrication)

位置：建在“地下室”。 光子层直接做在整块硅晶圆的背面（底部）。

正面依然是标准的电子芯片，背面专门用来做光芯片。但目前对于该行业来说，大多数公司会选择第一个或第二个。第三个不再考虑。因为晶圆的背面纯粹是用于接地和电气连接的。所以我们不再考虑第三个选项。

一些例子

Option2的一个例子：

最底下灰色的 Si 就是原始的硅衬底。上面那一层浅蓝色的 SiO2（二氧化硅）就是我们常说的 BOX 层，它构成了 SOI 平台的基础。

在 SiO2 内部，躺着我们的光学核心器件：

光栅耦合器 (Grating Coupler)：左边那个像梳子一样的结构，负责把上方光纤里的光“接”进来。
条形波导 (Strip Waveguide)：实心的深灰色方块，光就在这里面传输。
调制器 (Modulator)：标注了 Doped Si（掺杂硅）。为了能用电场改变硅的折射率，这里的硅被注入了杂质（p型和n型掺杂）。
光电探测器 (Photodetector)：最右侧，在硅的顶部生长了那个粉红色的 Ge（锗） 吸收层，用来吃掉光子并吐出电子。
金属导线 (BEOL 金属互连)：从顶端一直扎到底部的黄色和橙色倒三角/柱子（被称为金属通孔 Via 和金属层 Metal）。它们就像是大楼里的电梯井和走廊，把顶层外界输入的电信号，精准地输送给底部的加热器、调制器和探测器。

一个真实硅光子集成的例子

新兴应用（New Applications）

生物与化学传感器

当波导上方存在特定的气体（如环境中的甲烷 $CH_4$）时，气体分子会吸收特定波长的倏逝波能量。不同气体（甲烷、乙烷、丙烷等）在 1650nm-1800nm 波段的特征吸收峰。只要检测输出端哪个波长的光变弱了，芯片就能像“电子鼻”一样，精准判断出空气中有什么气体、浓度是多少。

量子密钥分发与量子计算 (Quantum Key Distribution and Quantum Computing)

量子力学极其脆弱，单光子的相位和偏振状态如果受到哪怕一点点外界振动或温度波动，就会发生“退相干”导致计算失败。传统的光学实验台占地好几平米，摆满了镜片，根本无法商用。

硅光芯片的优势在于极端的稳定性和相位一致性。把马赫-曾德尔干涉仪、分束器等器件死死地刻在固体的硅晶圆上，光路长度被固定在了纳米级别，这为量子态的制备、操控和测量提供了近乎完美的物理平台。

面向硅光的集成二维材料 (Integrated 2D Materials for Si Photonics)

硅虽然在无源器件上表现完美，但由于物理特性的限制，其调制带宽和发光效率面临瓶颈。为了突破这些极限，科学家们开始将原子级别厚度的新型二维（2D）材料直接“贴”在硅波导上。、

1. 石墨烯光子学 (Graphene Photonics)

石墨烯是只有一层碳原子厚度的神奇材料。它没有带隙，且电子迁移率极高。
优势：潜力成本低、带宽极宽 (wide bandwidth)、而且由于不依赖载流子注入效应，它是热稳定性极好的调制器 (Thermally robust modulators)。
左图展示了一个 10 Gb/s 的石墨烯调制器，通过改变石墨烯的费米能级来实现对硅波导中光信号的高速调制。

2. 其他二维材料 (如过渡金属硫族化合物 TMDs)

硅最大的痛点是不能高效发光。而像碲化钼 ($MoTe_2$) 这样的二维材料，在单层状态下是直接带隙半导体，极其适合发光和吸光！
优势：极易集成（没有传统 III-V 族材料那样严重的晶格失配问题）、非常适合做高灵敏度的光电探测器 (High sensitive photodetection) 和片上光源。
右图展示了在硅芯片上集成的 $MoTe_2$ 发光二极管 (LED) 和光电探测器 (PD)。

紫外光刻技术（UV Lithography）

有时由于制造技术，我们讨论了一些挑战，尤其是当我们谈论 AWG 时，要把尺寸做到尽可能小，但有时由于制造技术的原因，我们无法使做的太小的结构变得平滑。例如前面介绍的波导传输损耗，就是由于工艺造成，那么我们如何改进工艺？

对于大多数半导体器件，例如，我们的手机和电脑，基本上都是通过极紫外光刻工艺制造的。为什么是EUV呢？因为分辨率。

$Spatial\ Resolution = \frac{k \cdot \lambda}{NA}$

$k$：工艺相关的常数（取决于光刻胶、照明条件等）。
$\lambda$：光刻机使用的光源波长。
$NA$ (数值孔径)：代表光学系统收集光线的能力，NA 越大，透镜系统越庞大复杂。

为了把公式里的分辨率数值变小，最直接的数学方法就是减小分子（缩短波长 $\lambda$）。

DUV技术

想要看懂 EUV 的颠覆性，必须先搞懂它的对标技术 ——193nm DUV 光刻，这是过去 20 年芯片制造的绝对主力，从 90nm 节点一直沿用到今天的成熟制程，甚至先进制程的部分环节仍在使用。

透镜系统极其成熟高效：193nm 的光对熔融石英（fused silica）材料是完全透明的，所以可以用传统的折射式透镜。一套光刻系统里，单个镜头组最多可以有多达 60 个熔融石英光学表面，通过复杂的透镜组合，实现极致的成像精度。
可在大气压下工作：193nm 光仅会被氧气少量吸收，只需要用氮气吹扫系统、排掉氧气，就能在常压下工作，不用抽高真空，大幅降低了系统的工程化难度和运行成本。
标准化的曝光规格：曝光场尺寸固定为 26×32mm²，是几十年优化下来的结果，完美兼顾了产能和成像精度。
极高的量产效率：针对 300mm 晶圆，步进式光刻机每小时可加工超 100 片晶圆；单次曝光时间仅 10-20 纳秒，也就是准分子激光器的一个脉冲就能完成一次曝光，速度极快，这是它能满足大规模量产的核心原因。

EUV技术

EUV 的每一个技术特点，都和传统 DUV 光刻完全不同。

必须在近真空环境下工作：13.5nm 的 EUV 辐射，会被几乎所有物质强烈吸收，哪怕是空气中的氮气、氧气，都会把 EUV 光几乎完全吸收。所以 EUV 的整个成像过程，必须在近真空环境中进行，光刻机的曝光腔全程维持高真空，这是和 DUV 最直观的区别之一。
无可用折射透镜，全系统为反射式成像：还是因为强吸收的问题：传统的玻璃透镜，EUV 光穿过去就会被全部吸收，根本无法实现折射成像。所以 EUV 光刻的成像系统，100% 采用反射式设计，完全靠反射镜实现光的收集、整形、缩比投影，这和 DUV 的透射式透镜系统，是本质上的架构区别。
采用分布式布拉格反射镜（DBR）实现高反射率：单个材料在 EUV 波段的正入射反射率极低，连 1% 都不到，完全无法使用。所以我们用多层膜堆叠的分布式布拉格反射镜，它的周期厚度约为 λ/2（半个波长）。对于 13.5nm 波长，我们用钼（Mo）和硅（Si）交替堆叠的多层膜结构，在 11-14nm 波段能实现极高的反射率，这也是我们锁定 13.5nm 工作波长的核心原因。
需要全新的光刻胶与配套工艺：传统的光学光刻胶，对 EUV 光的吸收极强，EUV 光只能穿透光刻胶极浅的一层，无法完成均匀曝光。所以必须开发全新的 EUV 专用光刻胶，以及配套的曝光、显影工艺，这也是 EUV 产业化过程中的核心难点之一。

如何产生 13 纳米的光源

到目前为止，产生 13 纳米的唯一方法是通过等离子体。一些材料，一旦它们放电，就会发射出这种超短波长。

有两种方法可以使这种放电发生，左边是用激光使这种放电发生。右边是用高功率使这种放电发生。

激光产生等离子体（LPP, Laser Produced Plasma）：用高功率脉冲激光轰击锡（Sn）靶材，将靶材瞬间气化、电离，形成高温高密度等离子体，辐射出 EUV 光。

放电产生等离子体（DPP, Discharge Produced Plasma）：用峰值电流高达 6 万安培的高压电弧放电，将电极间的氙气（Xe）或锡蒸气瞬间击穿、电离，形成等离子体，辐射 EUV 光。

EUV 多层膜反射镜 / 布拉格反射镜（Multilayer EUV mirrors - Bragg reflectors）

多层膜由两种材料交替堆叠而成（比如 Mo 和 Si），他们具有不同的折射率。每一个双层的周期 Λ=DA+DB（DA 是 Mo 层厚度，DB 是 Si 层厚度）。EUV 光入射到每一个材料界面时，都会产生反射光；我们通过精准控制每层的厚度，让所有界面的反射光实现同相位叠加（相长干涉），就能把总反射率大幅提升。

膜厚精度：对于 13.5nm 波长，正入射下如果 Mo 层和 Si 层厚度相近，每层厚度仅约 3.4nm（$1/4\lambda$），且反射镜不同位置的入射角不同，对应的膜厚也要精准调整，镀膜精度要求达到原子级；
镜面精度：表面粗糙度必须达到0.2nm RMS（均方根），对应的相位误差仅 10°。给大家一个直观的对比：如果把这个反射镜放大到地球这么大，整个地球表面的高低起伏不能超过 1 米，这是人类机械加工和光学制造的极限水平；
镜面设计：所有 EUV 反射镜都是非球面设计，用来实现复杂的光学整形和成像，进一步提升了加工难度。

EUV 光源面临的核心技术挑战

宽谱辐射问题：等离子体的辐射是从红外到 X 射线的宽谱，我们只需要 13.5nm 的带内辐射，必须用滤光片滤掉所有杂光，否则会影响曝光精度，还会带来额外的热负载；
光收集问题：光源是向 4π 球面立体角全方向发散的，必须用极其复杂的收集光学系统，把尽可能多的 EUV 光收集起来，光学设计难度极高；
碎屑与热管理问题：哪怕是 LPP 路线，也会产生靶材碎屑和极高的热负载，会损伤昂贵的多层膜反射镜，必须用复杂的防护系统解决，这是光源系统的核心难点。